Veille technologique

pour les professionnels de l’industrie
S’abonner

S’inscrire à l’hebdo de la techno :

Rechercher sur Industrie & Technologies

Facebook Twitter Google + Linkedin Email
×

partager sur les réseaux sociaux

Ils s’équipent : ST-Ericsson augmente sa productivité avec le ‘‘Mixed Signal’’ de Cadence

| | | | | | |

Par publié le à 11h05

Ils s’équipent : ST-Ericsson augmente sa productivité avec le ‘‘Mixed Signal’’ de Cadence

ST-Ericsson réduit d'un facteur 10 son temps de conception

En utilisant le flot de conception ‘‘Mixed Signal’’ de Cadence et sa base de données OpenAccess pour la conception d’un circuit intégré en technologie CMOS 40 nm pour la téléphonie mobile, ST-Ericsson a réduit d’un facteur 10 son temps de conception.

ST-Ericsson, spécialiste des plates-formes sans fil et des semi-conducteurs, adopte la solution de conception ‘‘Mixed-Signal’’ de Cadence Design Systems. Grâce au déploiement de la dernière version du flot unifié Virtuoso pour la conception complexe ‘‘custom’’, analogique et mixte, et du flot numérique unifié Encounter pour la mise en œuvre de circuits mixtes à faible consommation, ST-Ericsson a finalisé avec succès la conception d’un circuit intégré mixte en technologie CMOS 40 nanomètres pour le marché, à fort volume, de la téléphonie mobile.

Pour accélérer la conception et la vérification de ses System on a Chip (SoC) comprenant de parties analogiques, RF, mémoires et mixtes, ST-Ericsson a choisi Virtuoso Analog Design Environment XL, un environnement multi-test qui automatise le processus de vérification pour garantir le respect des spécifications. En vue de réduire les temps de simulation, la société a aussi déployé Virtuoso Accelerated Parallel Simulator pour simuler les blocs analogiques, ainsi que son moteur analogique au sein de la suite Cadence Virtuoso AMS Designer, pour la vérification ‘‘Mixed-Signal’’ ‘‘Full-Chip’’ haute performance.

« L’utilisation du flot Cadence Mixed-Signal nous a permit de réduire le temps dédié à la conception d’un facteur 10 par rapport à celui nécessaire au développement d’une puce en technologie 65 nanomètres », explique Rolf Becker, Development Manager chez ST-Ericsson. « On a constaté des avantages importants à utiliser, pour la première fois, OpenAccess en tant que base de données unique. Tout changement effectué par l’un de nos concepteurs était immédiatement visible pour le reste de l’équipe de conception, tout en s’affranchissant des longues étapes ‘‘stream-out/stream-in’’, ce qui nous a fait gagner beaucoup de temps ».

Virtuoso Layout Suite XL, avec ses fonctionnalités d’assistance au niveau de la connectivité combiné avec Virtuoso Space-Based Router ont aidé ST-Ericsson à accélérer substantiellement l’étape de conception physique. ST Ericsson a également utilisé Cadence QRCX Extraction, technologie qui permet l’extraction des éléments parasites au niveau transistor et le routage Mixed-Signal, ainsi que Cadence Encounter Digital Implementation System pour la partie implémentation ''RTL-to-GDSII'' dans le cadre d’une méthodologie de conception ‘‘mixed-signal-on-top’’, ce qui a été crucial pour le succès du projet.

Jean-François Prevéraud

Pour en savoir plus : http://www.cadence.com & http://www.stericsson.com 

Abonnez-vous et accédez à l’intégralité de la veille technologique

Commentaires

Réagissez à cet article

* Informations obligatoires

erreur

erreur

erreur