Veille technologique

pour les professionnels de l’industrie
S’abonner

S’inscrire à l’hebdo de la techno :

Rechercher sur Industrie & Technologies

Article Précédent
Article Suivant
Facebook Twitter Google + Linkedin Email
×

partager sur les réseaux sociaux

Construction de puces 3D par TSV : Les interconnexions se noient dans le silicium

| | | | |

Par publié le à 18h35

Construction de puces 3D par TSV : Les interconnexions se noient dans le silicium

Principe d'intégration de puces en 3D par technologie TSV

Imaginez des puces empilées les unes sur les autres puis interconnectées entre elles, non pas par des fils, mais par des trous verticaux, percés sur toute l'épaisseur en silicium puis remplis de métal conducteur. Telle est la promesse de la technologie TSV : la réalisation de façon intégrée des puces 3D.

La technologie TSV (Through Silicon Via) suscite un grand espoir pour augmenter la densité des circuits électroniques au-delà des résultats de la loi de Moore. L’idée est de construire des circuits en 3D en superposant les puces de façon collective, tranche sur tranche. Et au lieu de fils, comme c’est aujourd’hui le cas pour les circuits 3D, les interconnexions sont intégrées directement dans le silicium sous la forme de trous enterrés, appelés TSV.

Ces trous microscopiques mesurent typiquement 10 µm de diamètre sur 80 µm de profondeur, et on tend à descendre à des dimensions de 5 µm sur 50 µm. Percés par gravure ionique sur toute l’épaisseur de silicium, ils sont ensuite remplis d’un métal conducteur – du cuivre ou du tungstène – par voie électrochimique. Chaque puce en comporte des centaines, voire des milliers. On envisage d’interconnecter ainsi jusqu’à huit puces pour réaliser des modules mémoire, ou des supercomposants combinant mémoire et processeur, capteur d’image et circuits de traitement, etc.

La réalisation des TSV nécessite une dizaine d’opérations et des équipements de gravure spécifiques comme ceux fournis par LAM Research. Cette technologie pose deux difficultés : le bon remplissage des trous pour assurer la qualité de connexion électrique, et l’alignement parfait des tranches de silicium. Elle commence à être appliquée à des modules mémoires chez Samsung, Toshiba, Micron et Elpida.

Abonnez-vous et accédez à l’intégralité de la veille technologique

Commentaires

Réagissez à cet article

* Informations obligatoires

erreur

erreur

erreur