Veille technologique

pour les professionnels de l’industrie
S’abonner

S’inscrire à l’hebdo de la techno :

Rechercher sur Industrie & Technologies

Facebook Twitter Google + Linkedin Email
×

partager sur les réseaux sociaux

Chez Mentor, l’émulation facilite la conception des gros Asic

| | | | | |

Par publié le à 16h54

Chez Mentor, l’émulation facilite la conception des gros Asic

Eric Selosse, Vice Président et Directeur Général, de la Division Emulation de Mentor Graphics.

Rencontre cette semaine avec Eric Selosse, responsable de la division Emulation de Mentor Graphics, à l’occasion du lancement de la nouvelle gamme d’émulateurs matériels Veloce2. Des machines aux capacités énormes capables d’affronter les projets les plus complexes.
 

Un émulateur matériel est un super-calculateur hautes performances, basé sur des milliers de processeurs ou de FPGA, capable de faire tourner de multiples programmes de simulation en parallèle. L’objectif étant de vérifier, dans des conditions proches du fonctionnement réel, le comportement logique de circuits électroniques en cours de développement.

« Il y a dix ans de tels outils étaient des outils de recherche, aujourd’hui ils font partie intégrante du flot de développement de tous les grands concepteurs de circuits intégrés », constate Eric Selosse, Vice Président et Directeur Général, de la Division Emulation de Mentor Graphics.

Une technologie qui est issue chez Mentor Graphics de l’acquisition en 1996 d’une start-up française, Meta Systems, qui travaillait alors pour la Délégation Générale à l’Armement (DGA). Une technologie complétée par l’acquisition de la firme américaine Ikos Systems en 2002.

Tous les systèmes électroniques comportent aujourd’hui des Asic intégrant de multiples processeurs avec beaucoup de logiciel embarqué. « Il y a 5 ans le challenge des développeurs était de vérifier la logique de l’implémentation matérielle de leurs circuits. Aujourd’hui, si 10 % des équipes de développement font encore de la conception matérielle de circuits, 90 % sont focalisés sur l’écriture de logiciels embarqués ».

Et cela a un impact important sur les coûts de développement. Il y a 5 ans la conception du matériel représentait un tiers du coût total, aujourd’hui cette part est inférieure à 20 %. « Le logiciel embarqué n’est plus le moyen d’adapter le fonctionnement d’un matériel existant aux besoins des utilisateurs. C’est devenu le cœur du savoir-faire de nombreuses entreprises. Et cela a changer l’approche de nombreux responsables de développement en terme de vérification ».

La simulation ne suffit plus

La vérification de la bonne exécution du logiciel embarqué est devenue cruciale, à la fois en termes d’atteinte des performances souhaitées, mais aussi de qualité, de réutilisation de ‘‘briques logicielles’’ et de réduction des cycles de développement. « Si dans beaucoup de cas, les concepteurs réutilisent dans leurs nouveaux projets des briques tant matérielles que logicielles, il faut à chaque fois vérifier que le comportement global est conforme aux attentes. Cette approche permet de garder sous contrôle les coûts de développement de nouveaux produits, mais fait exploser les coûts et les délais liés à la vérification ».

C’est ce qui explique le succès de l’émulation. S’il y a encore 5 ans la simulation était suffisante pour vérifier le comportement logique d’un Asic, ce n’est plus le cas car il faut vérifier simultanément le fonctionnement du circuit et du logiciel embarqué. « Si l’on avait gardé les mêmes outils de simulation, là où il fallait 2 à 3 mois pour valider un circuit, il faudrait aujourd’hui 10 ans pour valider l’ensemble matériel plus logiciel embarqué ! Ce qui est inacceptable ».

Ainsi sur un appareil photo de Sony où le processeur central, basé sur la technologie de ARM, comporte environ 10 millions de portes logiques, la simulation avec des outils traditionnels demanderait 309 heures (13 jours), alors que l’utilisation de l’émulation réduit ce temps à 20 minutes ! Cela va bien dans le sens que veulent les concepteurs, à savoir faire des modifications dans la journée et effectuer au moins une validation par nuit, afin d’affiner rapidement leur conception.

Démocratiser l'émulation

Notons aussi que les temps de préparation et de compilation des projets que l’on veut émuler ont été aussi drastiquement réduit. Ce qui nécessitait une semaine de travail, se fait maintenant en quelques minutes. « Nous avons pour cela fortement investit dans le logiciel de gestion de l’émulation, afin que l’utilisateur n’ait plus à connaitre la technologie et le fonctionnement de l’émulateur pour préparer son projet. Le logiciel fait cela automatiquement ». Une automatisation qui va dans le sens de la démocratisation de ces outils.

Ainsi un ingénieur chargé de la vérification qui passait selon Wilson Research Group 28 % de son temps à écrire des tests, 27 % de son temps à faire des simulations ; et 32 % à déboguer, peut grâce à l’émulation éliminer les deux premiers postes, puisqu’il utilise directement le logiciel qui sera embarqué comme outil de test et voit la partie simulation réduite de plusieurs facteurs 100. « Cela lui donne plus de temps pour se consacrer à d’autres projets ».

Les industriels ne s’y sont pas trompé puisque l’émulation est un marché en forte croissance : 149 millions de dollars en 2010 ; 179 en 2011 et 211 en 2012 selon Gary Smith EDA. Un marché où la gamme Veloce de Mentor Graphics, lancée en 2007, représentait 36 % des ventes en 2011.

« Ce qui a fait le succès de notre gamme Veloce est que nous avons développé nos propres FPGA présents sur les cartes d’émulation. Ce qui nous permet de réduire significativement le temps de compilation par rapport à des FPGA du commerce. Non pas que les produits d’Altera ou de Zylinx soient mauvais, ils ont simplement été optimisé pour maximiser le nombre de cellules par chip, alors que les nôtres sont optimisés pour faciliter le routage et accélérer la compilation. Une compilation qui demande ainsi 4 minutes nécessiterait 4 heures avec des FPGA Zylinx du commerce ».

Valider des projets de 2 milliards de portes

Pour faire face à l’augmentation de la taille des projets, qui multiplié par un facteur 2 tous les deux à trois ans, Mentor Graphics renouvelle son offre d’émulation avec l’arrivée de la gamme Veloce2. Performances en termes de vitesse de traitement et capacité ont été doublées. Des machines qui supportent ainsi des projets allant jusqu’à 2 milliards de portes. Des performances qui ont nécessité le développement d’un nouveau FPGA propriétaire de 500 mm², Crystal2, réalisé en technologie 65 nm, contre 90 nm pour la première génération. Un développement qui a nécessité un investissement de l’ordre de 10 M$. « Nous avons en développant ce nouveau matériel pu protéger tous les investissements que nous avons déjà fait dans le domaine du logiciel et par la même occasion les environnements logiciels de test de nos clients ».

Ces machines sont aussi prévues pour être partagées sur un réseau et non plus être utilisées en local. Un groupe peut ainsi disposer d’une ‘‘énorme’’ machine partagée par l’ensemble de ses centres de développement mondiaux et n’est plus obligé de ‘‘saupoudrer’’ de multiples ‘‘petites’’ machines à travers le monde, ce qui limite les investissements et optimise l’usage de chaque machine. « En cinq ans, on est passé d’un outil de laboratoire à une ressource informatique partagée ».

Les clients ne s’y sont pas trompés. Veloce2 a été présenté depuis octobre à un petit panel de gros utilisateurs de Veloce1, et en 4 mois Mentor a vendu plus de Veloce2 que de Veloce1 en 4 ans, soit une cinquantaine de machines.

Un environnement complet

Outre l’émulateur, Mentor propose aussi tout l’environnement de test d’Asic sous le vocable VirtuaLab. Il s’agit d’un ensemble d’outils de test correspondant aux principaux standards d’interfaces électroniques du marché dans de multiples domaines (accès disques ; mémoires ; télécoms ; graphique ; vidéo…).

VirtuaLab s’appuie sur la capacité de l’émulateur à exécuter des designs matériels écrits en RTL à des vitesses pouvant atteindre plusieurs millions de cycles par seconde (MHz). En intégrant les modèles RTL de technologies périphériques clés (USB, Ethernet, PCIe, etc.), Veloce VirtuaLab est capable de créer un environnement cible complet grâce auquel les développeurs peuvent aussi bien valider le matériel que les logiciels embarqués avant la fabrication d’un quelconque matériel. Cette approche accélère considérablement les cycles de développement de produits.

Comme VirtuaLab est entièrement basé sur un logiciel, il peut être facilement dupliqué pour aider simultanément plusieurs développeurs de logiciels et de matériel. Auparavant, les développeurs devaient connecter les périphériques matériels à l’émulateur via des adaptateurs matériels, augmentant ainsi la complexité et le coût du processus quand il s’agissait de servir plusieurs développeurs à la fois. En effet, VirtuaLab extrait l’émulateur de l’environnement de laboratoire et le transfère vers un environnement de centre de données dans lequel les ressources peuvent être partagées entre plusieurs projets et plusieurs équipes géographiquement dispersées.

Les périphériques VirtuaLab sont disponibles pour la majorité des protocoles couramment utilisés, tels que les normes audiovisuelles multimédia, Gigabit Ethernet, USB, PCI Express, SATA et SAS. Cette liste devrait bientôt s’allonger.

A la semaine prochaine

Pour en savoir plus : http://www.mentor.com/med

Jean-François Prevéraud, journaliste à Industrie & Technologies et l’Usine Nouvelle, suit depuis plus de 30 ans l’informatique industrielle et plus particulièrement les applications destinées au monde de la conception (CFAO, GDT, Calcul/Simulation, PLM…). Il a été à l’origine de la lettre bimensuelle Systèmes d’Informations Technologiques, qui a été intégrée à cette lettre Web hebdomadaire, dont il est maintenant le rédacteur en chef.

Abonnez-vous et accédez à l’intégralité de la veille technologique

Commentaires

Réagissez à cet article

* Informations obligatoires

erreur

erreur

erreur