Un outil d'analyse temporelle statique ultraperformant pour les systèmes complexes sur circuits intégrés a été annoncé début juin par Cadence Design Systems. Face à la complexité croissante de ces circuits, l'outil, baptisé Tempus Timing Signoff Solution, déploie de nouvelles[…]
Pour lire la totalité de cet article, ABONNEZ-VOUS
Déjà abonné ?
Pas encore abonné ?
vous lisez un article d'Industries & Technologies N°0956
Découvrir les articles de ce numéro Consultez les archives 2013 d'Industries & Technologies
![[Photo Tech] L’impression 3D mobile de bâtiments](/mediatheque/8/3/8/000036838_210x140_std.png)