Nous suivre Industrie Techno

abonné

Raccourcir la validation temporelle des circuits intégrés

Jean-François Preveraud

Un outil d’analyse temporelle statique ultraperformant pour les systèmes complexes sur circuits intégrés (SOC), Tempus Timing Signoff Solution, a été annoncé début juin par Cadence Design Systems.

« Nous devons aider nos clients à faire face à une complexité grandissante de leurs produits, tout en réduisant leur cycle de développement. Un projet en 65 nm comportait en moyenne moins de 50 blocs de propriété intellectuelle, actuellement un projet en 32 ou 28 nm en comporte plus de 100. Et les concepteurs ont besoin d’un plus grand nombre de «vues temporelles» pour valider leurs projets. Il faut donc que nos outils[…]

Pour lire la totalité de cet article, ABONNEZ-VOUS

Déjà abonné ?

Mot de passe perdu

Pas encore abonné ?

Nous vous recommandons

« Implant Files » : pourquoi les implants médicaux sont dans la tourmente

« Implant Files » : pourquoi les implants médicaux sont dans la tourmente

C'est un nouveau scandale sanitaire. Après l'affaire des implants mammaires « PIP », une enquête du[…]

IRT Saint-Exupéry : les nouvelles plateformes technologiques opérationnelles

IRT Saint-Exupéry : les nouvelles plateformes technologiques opérationnelles

Drone à hydrogène : le rêve de deux start-up françaises

Drone à hydrogène : le rêve de deux start-up françaises

[Photo Tech] L’impression 3D mobile de bâtiments

[Photo Tech] L’impression 3D mobile de bâtiments

Plus d'articles