Nous suivre Industrie Techno

abonné

Raccourcir la validation temporelle des circuits intégrés

Jean-François Preveraud

Un outil d’analyse temporelle statique ultraperformant pour les systèmes complexes sur circuits intégrés (SOC), Tempus Timing Signoff Solution, a été annoncé début juin par Cadence Design Systems.

« Nous devons aider nos clients à faire face à une complexité grandissante de leurs produits, tout en réduisant leur cycle de développement. Un projet en 65 nm comportait en moyenne moins de 50 blocs de propriété intellectuelle, actuellement un projet en 32 ou 28 nm en comporte plus de 100. Et les concepteurs ont besoin d’un plus grand nombre de «vues temporelles» pour valider leurs projets. Il faut donc que nos outils[…]

Pour lire la totalité de cet article, ABONNEZ-VOUS

Déjà abonné ?

Mot de passe perdu

Pas encore abonné ?

Bienvenue !

Vous êtes désormais inscrits. Vous recevrez prochainement notre newsletter hebdomadaire Industrie & Technologies

Nous vous recommandons

Le casque de réalité mixte XR-3 de Varjo fait dans le détail : la preuve par l'essai

Le casque de réalité mixte XR-3 de Varjo fait dans le détail : la preuve par l'essai

Le nouveau casque de réalité mixte conçu par le finlandais Varjo brille par la précision et la netteté de ses[…]

« L’exposition aux nanomatériaux doit être évaluée tout au long du cycle de vie pour concevoir des produits plus sûrs », pointe Jérôme Rose, médaille d’argent 2020 du CNRS

« L’exposition aux nanomatériaux doit être évaluée tout au long du cycle de vie pour concevoir des produits plus sûrs », pointe Jérôme Rose, médaille d’argent 2020 du CNRS

Éco-conception : Comment le numérique peut-il devenir durable ?

Dossiers

Éco-conception : Comment le numérique peut-il devenir durable ?

Éco-conception : Trois pistes pour verdir les emballages

Éco-conception : Trois pistes pour verdir les emballages

Plus d'articles