Nous suivre Industrie Techno

abonné

Raccourcir la validation temporelle des circuits intégrés

Jean-François Preveraud

Un outil d’analyse temporelle statique ultraperformant pour les systèmes complexes sur circuits intégrés (SOC), Tempus Timing Signoff Solution, a été annoncé début juin par Cadence Design Systems.

« Nous devons aider nos clients à faire face à une complexité grandissante de leurs produits, tout en réduisant leur cycle de développement. Un projet en 65 nm comportait en moyenne moins de 50 blocs de propriété intellectuelle, actuellement un projet en 32 ou 28 nm en comporte plus de 100. Et les concepteurs ont besoin d’un plus grand nombre de «vues temporelles» pour valider leurs projets. Il faut donc que nos outils[…]

Pour lire la totalité de cet article, ABONNEZ-VOUS

Déjà abonné ?

Mot de passe perdu

Pas encore abonné ?

Bienvenue !

Vous êtes désormais inscrits. Vous recevrez prochainement notre newsletter hebdomadaire Industrie & Technologies

Nous vous recommandons

Pour bien commencer la semaine : Chez Renault, un jumeau numérique pour optimiser la production

Pour bien commencer la semaine : Chez Renault, un jumeau numérique pour optimiser la production

Difficile de trouver la motivation en ce début de semaine ? Voici une petite sélection d’innovations qui pourraient vous aider[…]

Grâce à l'impression 3D et au design génératif, DWS lance ses mini-voiliers dans la course à l'allègement

Grâce à l'impression 3D et au design génératif, DWS lance ses mini-voiliers dans la course à l'allègement

Design génératif, batteries sodium, 5G… les meilleures innovations de la semaine

Design génératif, batteries sodium, 5G… les meilleures innovations de la semaine

Les cinq meilleures applications industrielles du design génératif montrées à l’Autodesk University

Les cinq meilleures applications industrielles du design génératif montrées à l’Autodesk University

Plus d'articles