Nous suivre Industrie Techno

Les puces explorent la troisième dimension

Ridha Loukil

Sujets relatifs :

,
De nouvelles technologies d'interconnexion de puces en 3D ouvrent la voie à des systèmes électroniques plus performants.

Réaliser des superpuces par empilement de plusieurs puces reliées entre elles par des trous métallisés (vias, ou traversées en français) dans le silicium : tel est le but de la technologie TSV (Through Silicon Vias). Objet de recherche depuis de longues années, cette méthode d'interconnexion 3D des puces électroniques est en passe de devenir une réalité. IBM, qui vient de mettre au point le procédé de fabrication nécessaire, prévoit d'échantillonner les premiers circuits à la fin de l'année puis de passer en production de masse en 2008. De quoi repousser les limites de la loi de Moore en multipliant d'un coup la densité des puces tout en améliorant la vitesse et en réduisant la consommation de courant par rapport à l'interconnexion à plat en 2D.

Big Blue n'est pas le seul industriel actif dans ce domaine. En Europe, la technologie TSV focalise l'attention du consortium EMC-3D (Semiconductor 3D Equipment and Materials Consortium). Créé en octobre 2006 à Salzbourg, en Autriche, il associe, entre autres, Alcatel, Honeywell, Samsung, Rohm et l'Institut Fraunhofer. Samsung développe aussi sa propre technologie sous le nom WSP (Wafer-level Stack Process). Freescale, STMicroelectronics et le Léti mettent au point ensemble leur version.

Des trous de 30 µm percés dans le silicium

L'empilement des puces n'est pas un procédé nouveau. Des spécialistes de l'encapsulation électronique l'exploitent depuis une dizaine d'années pour proposer des mémoires plus denses. Par exemple, Swissbit, fabricant allemand de modules mémoire, empile jusqu'à huit puces Flash à l'intérieur de la carte CompactFash pour atteindre des grandes capacités de stockage. De même, Toshiba s'apprête à commercialiser une mémoire Flash de 16 Go, formée par l'empilement de huit puces Flash de 16 Gbit. Encapsulée dans un boîtier FBGA de 1,5 mm d'épaisseur, elle se destine à la carte MMC. Akita Elpida, filiale du fabricant japonais de mémoires DRam Elpida, a même présenté un empilage de 20 puces DRam dans un boîtier de seulement 1,4 mm d'épaisseur.

Mais dans ce procédé traditionnel, l'interconnexion entre les puces est assurée par des fils posés à haute vitesse et avec grande précision à la manière d'une machine à coudre. La technologie TSV utilise, elle, des vias, des trous d'environ 30 µm réalisées directement dans le silicium par laser (chez Samsung) ou gravure chimique (chez IBM) puis remplis de cuivre. Une technique empruntée aux circuits imprimés multicouches en l'adaptant à l'échelle des circuits intégrés.

Entre 4 et 8 tranches de silicium superposées

L'autre différence vient du fait que l'empilement ne s'effectue plus au niveau des puces mais directement au niveau des tranches de silicium. Offrant les avantages de la mutualisation des opérations de gravure et de métallisation des vias. Les industriels restent discrets sur le nombre de tranches susceptibles d'être superposées. Selon les contraintes thermiques, il varie entre quatre et huit.

IBM, qui est en train de valider son procédé avec un prototype de mémoire SRam sur tranche de 300 mm, envisage d'appliquer d'abord la technologie TSV à des circuits en silicium-germanium destinés aux applications de communication sans fil. Objectif : en améliorer le rendement énergétique de 40 % par rapport à l'intégration en 2D. Big Blue prévoit ensuite l'extension à des processeurs, des mémoires et des systèmes combinant les deux. Pour les processeurs, le gain attendu atteint 20 % en termes de vitesse et de consommation.

EN BREF

Les principes - Empilement des puces directement au niveau des tranches - Remplacement des interconnexions filaires traditionnelles par des trous dans le silicium remplis de cuivre Les avantages - Amélioration de la fiabilité et de la vitesse - Réduction de l'encombrement - Baisse de la consommation et de la dissipation thermique

DES SUPERMÉMOIRES DRAM CHEZ SAMSUNG

Après avoir démontré, il y a un an, sa technologie 3D sur une mémoire Flash de 2 Go, formée par l'empilement de 8 puces de 2 Gbit, Samsung l'applique aujourd'hui pour la réalisation de mémoires SDRam de 2 Gbit. Formées par la superposition de 4 puces SDRam de 512 Mbit, ces mémoires sont présentées comme plus rapides, plus sobres et moins encombrantes que celles obtenues par empilement traditionnel. Elles se destinent aux serveurs à hautes performances.

vous lisez un article d'Industries & Technologies N°0890

Découvrir les articles de ce numéro Consultez les archives 2007 d'Industries & Technologies

Bienvenue !

Vous êtes désormais inscrits. Vous recevrez prochainement notre newsletter hebdomadaire Industrie & Technologies

Nous vous recommandons

La révolution plastique

La révolution plastique

À côté de l'électronique silicium, une autre électronique se développe, celle des semi-conducteurs organiques basés sur des polymères. Imprimables sur[…]

01/04/2016 | EN COUVERTURE
AU-DELÀ DU SILICIUM - PAGE 24

AU-DELÀ DU SILICIUM - PAGE 24

Au-delà du silicium

Au-delà du silicium

Un langage unique pour les bâtiments intelligents

Un langage unique pour les bâtiments intelligents

Plus d'articles