Nous suivre Industrie Techno

La semaine de Jean-François Prevéraud

Industrie et Technologies
J'ai rencontré cette semaine Daniel Le Boulbar, responsable de Mentor Graphics pour l'Europe du Sud. Une occasion de faire le point sur les tendances du marché de la CAO électronique.

La vérification est devenue le goulot d'étranglement pour la conception électronique. C'est elle qui bien souvent dicte la durée d'un projet. Tous les moyens pour en limiter l'amplitude sont donc bons à prendre, car ils ont un impact direct important sur le cycle global de développement.

' Il faut faire remonter la responsabilité de la vérification vers le concepteur, afin qu'il puisse l'intégrer dans ses critères de conception' explique Daniel Le Boulbar.

' Cela suppose à la fois la mise en place de nouvelles méthodologies de conception, mais aussi la mise à disposition des concepteurs d'outils de plus en plus performants, voire intelligents, l'aidant au quotidien dans cette nouvelle tâche. Enfin, il ne faut surtout pas négliger l'indispensable effort de formation à engager autour de ces nouvelles pratiques, afin d'en tirer la quintessence. Les annonces que nous faisons aujourd'hui autour de notre environnement de vérification ModelSim vont dans ce sens ', .

Valider en permanence les assertions

Afin de réduire les cycles de développement des circuits spécifiques (ASIC) et des systèmes sur une puce (SOC), ou tout au moins de ne pas les augmenter malgré l'inflation galopante de la taille des circuits, il est indispensable d'anticiper les problèmes de conception le plus tôt possible dans le cycle de développement.

C'est ce que préconise Mentor Graphic avec une méthodologie de vérification à plusieurs niveaux. ' Pour cela nous utilisons une méthodologie à base d'assertions utilisant le langage PSL (Property Specification Language) développé par l'association Accelera, langage qui a été annoncé à la DAC en juin dernier '.

L'idée est simple : le concepteur, plutôt que de décrire les résultats globaux qu'il attend d'un circuit et de les vérifier lors de la simulation complète du circuit en fin de cycle de développement, créé des assertions entre les différents blocs logiques qu'il développe. Il exprime ainsi les attentes qu'il a vis-à-vis de chaque bloc en fonction des stimulus auxquels il est soumis.

 C'est en quelque sorte le cahier des charges fonctionnel de chaque bloc. L'environnement de vérification évalue en permanence le respect de ces assertions, ce qui permet de localiser et d'isoler beaucoup plus vite les problèmes, car il n'est plus besoin d'attendre que le circuit soit complet pour commencer la vérification.

' Ne nous y trompons pas, cette méthodologie permet de déceler au plus tôt de nombreux problèmes, mais elle ne remplacera pas l'indispensable vérification fonctionnelle globale intervenant à la fin de la conception.

Il faut voir cela comme un outil complémentaire dans notre environnement de vérification, qui offre au concepteur la possibilité de créer des circuits plus facilement vérifiables. La simulation reste une discipline complexe à mettre en œuvre correctement et qui donc requiert des spécialistes. Par contre, l'utilisation dès les phases amont de la méthodologie des assertions permet de les décharger d'une partie fastidieuse de leur travail. Tout le monde devient ainsi plus productif, ce qui permet de contenir les cycles de développement '.

Cette annonce de l'utilisation de la méthodologie des assertions va de paire avec la présentation de l'émulateur VStationPro capable de traiter de 1,6 à 120 millions de portes jusqu'à 1 MHz, à la fois pour de l'émulation in-circuit et de l'accélération de vérification.

Autre annonce, celle de l'accélérateur de simulation VStation TBX. Celui-ci utilise la compilation de langage HDL comportemental avec le code RTL, ce qui donne une vitesse d'exécution 10 fois plus rapide que la co-simulation traditionnelle. Sa technologie TestBench Compiler, offre un bond immédiat de productivité en autorisant l'implantation de bancs de test Verilog comportementaux et de mémoires dans l'émulateur VStation. Cela élimine l'effort de remodélisation et le ralentissement propre à la co-simulation matériel/logiciel.
(Pour plus d'informations techniques, je vous conseille d'aller faire un tour sur le site en anglais http://www.model.com .)

Un marché en nette reprise

'Nous constatons un redémarrage du marché de la CAO-Electronique depuis le premier trimestre, après deux années creuses en 2001 et 2002. Ces investissements ont anticipé de quelques mois le redémarrage du marché des semi-conducteurs. Par contre force est de constater que la croissance est différente suivant les zones géographiques. L'Asie est actuellement celle qui connaît les plus belles performances ', explique Daniel Le Boulbar.

Après y avoir délocaliser la plus grande part de leur production, les grands groupes industriels occidentaux y ouvrent maintenant d'importants centres de recherche et de développement. Ils y bénéficient des compétences d'ingénieurs hautement qualifiés formés aux méthodologies de travail occidentales, mais à un coût de main d'œuvre nettement inférieur.

Force est de constater que si les grands groupes internationaux continuent à s'équiper de nouveaux logiciels à un rythme soutenu, la proportion de licences qu'ils implantent notamment en Chine et en Inde, devient de plus en plus importante. Un transfert des compétences en quelque sorte.

L'heure n'est plus où les marchés asiatiques se contentaient d'adapter des produits occidentaux à leurs besoins locaux. Ils sont maintenant entrés dans une phase de développement actif de produits de haute technologie, capables de satisfaire les besoins les plus exigeants. Ils disposent pour cela des meilleurs outils et des meilleures méthodologies de travail. Ils ont en plus à satisfaire des marchés nationaux immenses qui s'ouvrent à la consommation.

 A ce rythme, le temps n'est pas loin où les centres de développement occidentaux se verront réduits à localiser des produits asiatiques pour les petits marchés européen ou nord-américain...

A la semaine prochaine

Jean-François Prevéraud, journaliste à Industrie & Technologies, suit depuis 22 ans l'informatique industrielle et plus particulièrement les applications destinées au monde de la conception (CFAO, GDT, Calcul/Simulation, PLM…). Il était jusqu'à une date récente rédacteur en chef de la lettre bimensuelle Systèmes d'Informations Technologiques, qui a été intégrée à cette lettre Web hebdomadaire. 

Bienvenue !

Vous êtes désormais inscrits. Vous recevrez prochainement notre newsletter hebdomadaire Industrie & Technologies

Nous vous recommandons

Dossier composites : comment ils vont surpasser les métaux

Dossiers

Dossier composites : comment ils vont surpasser les métaux

Les composites ne cessent d'innover pour rester compétitifs face aux autres matériaux. L'innovation porte sur les matériaux eux-mêmes, mais aussi sur[…]

Les colloques à venir - Au 12 juin 2009

Agenda

Les colloques à venir - Au 12 juin 2009

Les Nanotechnologies, vous connaissez ?

Les Nanotechnologies, vous connaissez ?

IT 911 mai 2009

IT 911 mai 2009

Plus d'articles