Implémentation physique optimisant les performances des SoC

Une solution d’implémentation physique qui permet aux développeurs de systèmes sur circuit (SoC) de réaliser plus rapidement leurs projets, tout en bénéficiant de valeurs Power/Performance/Aera (PPA) optimales est proposée par Cadence Design Systems, sous l’appellation Innovus Implementation System.

« Ce logiciel de nouvelle génération associe une architecture massivement parallèle, permettant de tourner sur des équipements standard comptant de 8 à 16 processeurs, à des technologies d’optimisation qui ont fait l’objet de plus de deux années de développement et de tests auprès de grands industriels », a détaillé à Industrie & Technologies Rahul Deokar, product marketing director du Cadence Digital Implementation Group. « Cette plate-forme améliore typiquement les valeurs PPA de 10 à 20 %, tout en augmentant la capacité et la vitesse d’exécution du flot complet d’un facteur de 5 à 10 dans les géométries FinFET avancées en 16/14/10 nm ».

Parmi les technologies qui font leur apparition dans ce logiciel,[…]