Nous suivre Industrie Techno

Ils s’équipent : Denso réduit ses cycles de conception grâce à Cadence

Jean-François Preveraud

Sujets relatifs :

, ,
Ils s’équipent : Denso réduit ses cycles de conception grâce à Cadence

Réduire les cycles de développement de systèmes tels les controleurs de moteurs

© DR

L’équipementier nippon adopte les flots de conception Encounter et Virtuoso pour accélérer la conception de ses circuits Mixed-Signal, Low-Power tout en améliorant la qualité de ses produits.

L’équipementier automobile Denso a réalisé des améliorations significatives au niveau de la qualité et de la productivité, sur un circuit intégré ‘‘mixed-signal low-power’’, après avoir adopté les flots de conception custom /analogique et numérique de Cadence Design Systems.

Denso annonce ainsi une réduction de 10 % en surface et de 20 % en puissance, par rapport aux précédents flots des fournisseurs, grâce au déploiement du flot RTL-to-GDSII Encounter, sur la partie numérique du circuit. Pour la partie analogique, les résultats de tests multiples ont permis à Denso d’améliorer sa productivité de 30 % en utilisant le flot custom/analogique Virtuoso. Denso prévoit la même amélioration lors de la conception réelle du circuit.

« Sur le marché fortement concurrentiel de l'électronique automobile, la fiabilité est un must », estime Yoichi Oishi, manager of the Electronics Device Business Unit de Denso. « Nous avions besoin de réorganiser nos outils de conception, afin que nous puissions développer des puces de manière plus efficace sans compromettre la qualité. Après l'adoption des flots Encounter et Virtuoso, nous avons atteint nos objectifs en termes de qualité des circuits et de délais de commercialisation ».

Pour parvenir à améliorer la puissance, la performance et à réduire la surface de la partie numérique des dessins de nœuds avancés, Denso a utilisé Encounter RTL-to-GDSII flow, qui comprend Encounter RTL Compiler pour la synthèse globale et Encounter Digital Implementation System pour la mise en œuvre du design. Pour les sections analogiques, Denso déployé Virtuoso Schematic Editor, Virtuoso Layout Suite et Virtuoso Analog Design Environment dans un flot complet custom/analog flux, avec un environnement de test piloté par les spécifications avec analyse de sensibilité et l'optimisation des paramètres des circuits pour la robustesse.

Pour l’extraction ‘‘in-design’’ et ‘‘signoff’’, Denso a utilisé Cadence QRC Extraction, qui est étroitement intégré dans les flots Virtuoso et Encounter, pour une convergence plus rapide et une réduction des délais de commercialisation. En changeant de fournisseur d’outils, Denso a été en mesure d'éliminer le fichier d'interface et de gérer directement les données provenant de l'environnement Virtuoso, avec pour résultat un gain de productivité et une réduction des délais de commercialisation.

Jean-François Prevéraud

Pour en savoir plus : http://www.cadence.com/ & http://www.globaldenso.com/en/

Bienvenue !

Vous êtes désormais inscrits. Vous recevrez prochainement notre newsletter hebdomadaire Industrie & Technologies

Nous vous recommandons

Un avenir sans compromis pour les transistors à haute puissance

Fil d'Intelligence Technologique

Un avenir sans compromis pour les transistors à haute puissance

Concevoir un transistor est souvent affaire de compromis. La diminution de la résistance pour réduire les pertes d’énergie[…]

07/04/2021 | Transistor
[Portrait] Fabrice Semond, le chercheur qui façonne les surfaces de silicium atome par atome

[Portrait] Fabrice Semond, le chercheur qui façonne les surfaces de silicium atome par atome

Des transistors en phosphore noir pour déguiser les puces électroniques face aux hackers

Fil d'Intelligence Technologique

Des transistors en phosphore noir pour déguiser les puces électroniques face aux hackers

« Nous souhaitons diviser par cinquante les coûts de la technologie RFID », avance Etienne Perret (Grenoble INP)

« Nous souhaitons diviser par cinquante les coûts de la technologie RFID », avance Etienne Perret (Grenoble INP)

Plus d'articles