Nous suivre Industrie Techno

i-RISC pour concevoir des circuits tolérants aux fautes

Jean-François Preveraud
i-RISC pour concevoir des circuits tolérants aux fautes

Concevoir des circuits nanométriques basse consommation fiables

© DR

Les composants basse consommation sont peu fiables. Comment dans ces conditions créer des circuits fiables ? C’est pourquoi ce projet européen veut développer des codes correcteurs d’erreurs et d’architectures capables de fournir une protection fiable contre les erreurs même lorsqu’ils opèrent sur des circuits peu fiables.

Comment développer des circuits électroniques fiables en utilisant des composants basse-consommation de faible fiabilité ? C’est le défi que les six membres du projet européen Innovative Reliable Chip Designs from Unreliable Components (i-RISC), vont tenter de relever.

Coordonné par le CEA-Leti, ce projet européen veut créer une rupture technologique dans le domaine de la conception de circuits tolérants aux fautes. En effet, l’intégration à l’échelle nanométrique de puces fabriquées à partir de composants basse consommation peu fiables est l’un des défis majeurs pour le développement de circuits électroniques de nouvelle génération.

L’inévitable augmentation de la densité d’intégration et les exigences croissantes en termes de consommation d’énergie des futurs circuits électroniques, ne peuvent être soutenus que par l’utilisation de composants basse consommation, dont la fiabilité intrinsèque sera considérablement réduite. La conception des éléments de stockage, d’interconnexion et de traitement de données demandera une approche radicalement nouvelle, impliquant la mise en œuvre de puissantes techniques de tolérance aux fautes.

« Ce projet est vu par les partenaires du consortium comme une première étape vers des circuits tolérants aux fautes nouvelle génération, qui pourrait réduire leur consommation énergétique et par conséquent leur impact sur l’environnement. Il est tout à fait en phase avec les objectifs stratégiques du Leti, en particulier le développement des techniques ‘‘Green’’ dans les systèmes d’information. Nous nous attendons à ce que les solutions apportées par ce projet apportent aux puces davantage de robustesse et une importante réduction de consommation énergétique », estime Valentin Savin, chercheur et coordinateur de projet au Leti.

Des codes tolérants aux erreurs

Le projet i-RISC, lancé cette année par la Commission Européenne, s’appuie sur des techniques, algorithmes et modèles mathématiques provenant de la théorie de l’information. Il vise la conception de codes correcteurs d’erreurs et d’architectures encodeur/décodeur capables de fournir une protection fiable contre les erreurs même lorsqu’ils opèrent sur des circuits peu fiables.

Les partenaires du projet i-RISC

CEA-Leti (France) ;
Université de Cork (UCC, Irlande) ;
Ecole Nationale Supérieure de l’Electronique et de ses Applications (ENSEA, France) ;
Technische Universität Delft (TUD, Pays-Bas) ;
Universitatea Politehnica Timisoara (UPT, Roumanie) ;
Université de Nis, Faculté d’Ingénierie Electronique (ELFAK, Serbie).

 

Ces codes tolérants aux erreurs contribueront aussi bien au stockage qu’au transfert de l’information numérique dans le circuit. Afin de réaliser le traitement de données de manière fiable, le projet développera également des méthodes spécifiques, permettant d’intégrer le code dans la description structurelle de la fonctionnalité logique du circuit. Les solutions proposées seront évaluées et validées en s’appuyant sur des modèles d'erreurs et des outils de mesure d'énergie développés au sein du projet.

Grâce à l’alignement d’i-RISC avec les domaines ciblés par le Programme de Travail de la Commission Européenne, ce projet apportera des contributions fortes et directes aux branches clés qui amélioreront la compétitivité de la recherche académique et de l’industrie européenne dans le développement des futurs systèmes d’information. Le projet i-RISC est un préalable essentiel visant à convaincre l’industrie européenne de la valeur ajoutée et de la faisabilité de cette nouvelle approche de conception, en vue du prochain défi posé par l’intégration des circuits nanométriques.

Jean-François Prevéraud

Pour en savoir plus : http://www.leti.fr
 

Bienvenue !

Vous êtes désormais inscrits. Vous recevrez prochainement notre newsletter hebdomadaire Industrie & Technologies

Nous vous recommandons

Le design génératif offre une cure de jouvence au minibus Volkswagen

Le design génératif offre une cure de jouvence au minibus Volkswagen

Le constructeur automobile Volkswagen et l'éditeur de logiciel de CAO Autodesk ont travaillé ensemble pour moderniser le design du[…]

Vers le prototypage fonctionnel

Vers le prototypage fonctionnel

Qui est Cobot ++, le puissant robot collaboratif que développe l’IRT Jules Verne pour Airbus ?

Qui est Cobot ++, le puissant robot collaboratif que développe l’IRT Jules Verne pour Airbus ?

Cinq innovations de production développées à l'IRT Jules Verne

Cinq innovations de production développées à l'IRT Jules Verne

Plus d'articles