Un flot de conception optimisé
© DR
Deux PME françaises, Arteris, spécialiste des blocs de propriété intellectuelle pour les réseaux sur puce (Network-on-Chip), et EVE, le leader mondial en co-vérification matérielle-logicielle, renforcent leur partenariat, afin de réduire le temps de conception des systèmes sur puce complexes, notamment dans le domaine des applications portables et sans fil.
Elles annoncent pour cela la disponibilité d’une solution intégrée permettant aux développeurs de systèmes sur puce de générer et d’utiliser facilement leurs descriptions matérielles sur la plate-forme d’émulation matérielle ZeBu d’EVE.
« Cette intégration va aider tous nos clients communs, en particulier ceux ayant des applications portables et sans fil. Nous nous attendons à voir beaucoup de changements au niveau de l’architecture de ces systèmes sur puces et FlexNoc est vraiment la solution la plus évolutive pour assembler et connecter des blocs de propriété intellectuelle pour ces applications », estime Luc Burgun, Président Directeur Général de EVE.
Plusieurs itérations par jour
Arteris et EVE ont travaillé ensemble pour intégrer la création et le déploiement d’un système d’interconnexion sur puce sur de l’émulation matérielle. Le flot de conception consiste à assembler et interconnecter les blocs de propriété intellectuelle dans l’outil FlexNoC d’Arteris, puis à générer la description matérielle du système sur puce pour la plate-forme d’émulation ZeBu d’EVE. Ce flot simplifie grandement l’exploration d’architecture et le test en donnant la possibilité de faire plusieurs itérations par jour, et ce pour des applications réelles qui seront ensuite exécutées sur la puce finale.
« Ce partenariat entre Arteris et EVE ouvre de nouvelles directions pour l’analyse d’architecture, parce que seule l’émulation rapide fournit la puissance de calcul nécessaire à la validation de plusieurs architectures de conception par jour », constate quant à lui Charles Janac, Président Directeur Général d’Arteris. « Cette approche s’inscrit parfaitement dans notre stratégie de donner à nos clients les moyens d’utiliser au mieux la surface du silicium, tout en optimisant la consommation des puces et les performances du logiciel et ce à travers des scénarios réalistes de trafic au sein de la puce ».
Un projet européen
Ce travail d’intégration a été réalisé dans le cadre du projet MPSOCexplorer, financé par le Fond Européen de Développement Régional (FEDER) à travers le Pôle System@tic (Groupe Thématique OCDS - Outils de Conception et Développement de Systèmes).
L’Ecole Nationale Supérieure de Techniques Avancées (ENSTA ParisTech) via l'équipe systèmes embarqués de professeur Omar Hammami, était aussi un partenaire important de ce projet et a bénéficié de fonds provenant de la Région Ile de France. Ce projet a permis de renforcer la compétitivité des deux PME Franciliennes en s'appuyant et en exploitant au mieux leur complémentarité technologique et en permettant des gains de productivité importants.
Une intégration qui réjouit les premiers utilisateurs. « Cette intégration Arteris-EVE nous permet de tester facilement l’impact des tailles de caches ou du nombre de cœurs de calcul à travers des métriques critiques comme la latence ou la bande passante », indique Woo-hyun Paik, Vice Président de la Recherche et du Développement du groupe DIS chez LG Electronics. « Nous sommes capables d’enchaîner rapidement les tests sur l’émulateur ZeBu d’EVE, tout en utilisant exactement le même réseau d’interconnexion que celui finissant sur la puce en silicium ».
Jean-François Prevéraud
Pour en savoir plus : http://www.arteris.com & http://www.eve-team.com & http://mpsocexplorer.com
